大判例

20世紀の現憲法下の裁判例を掲載しています。

東京高等裁判所 平成7年(行ケ)168号 判決 1997年11月05日

アメリカ合衆国 10504 ニューヨーク州アーモンク

原告

インターナショナル・ビジネス・マシーンズ・コーポレーション

代表者

ウィリアム・ティ・エリス

訴訟代理人弁護士

田倉整

訴訟代理人弁理士

合田潔

坂口博

市位嘉宏

山田英治

東京都千代田区霞が関3丁目4番3号

被告

特許庁長官 荒井寿光

指定代理人

菅野嘉昭

内藤二郎

及川泰嘉

小川宗一

主文

特許庁が、平成4年審判第12253号事件について、平成7年2月20日にした審決を取り消す。

訴訟費用は被告の負担とする。

事実及び理由

第1  当事者の求めた判決

1  原告

主文と同旨

2  被告

原告の請求を棄却する。

訴訟費用は原告の負担とする。

第2  当事者間に争いのない事実

1  特許庁における手続の経緯

原告は、1984年2月27日にアメリカ合衆国においてした特許出願に基づく優先権を主張して、昭和59年11月29日、名称を「メモリ・リフレッシュ・システム」とする発明(以下「本願発明」という。)につき特許出願をした(特願昭59-250670号)が、平成4年3月9日に拒絶査定を受けたので、同年7月2日、これに対する不服の審判の請求をした。

特許庁は、同請求を平成4年審判第12253号事件として審理したうえ、平成7年2月20日に「本件審判の請求は、成り立たない。」との審決をし、その謄本は、同年3月20日、原告に送達された。

2  本願発明の要旨

メモリの読出しサイクルを制御するためバスにメモリ読取り信号を発生するバス制御装置を有する型のデータ処理システムであって、DMAコントローラによって発生された保留要求信号に応答してローカルバスの制御権を放棄し、保留肯定応答信号を発生するようなプロセッサを含むデータ処理システムにおけるダイナミックランダムアクセスメモリのためのメモリ・リフレッシュ・システムにおいて、

リフレッシュタイマ回路からの周期信号に応答して前記プロセッサに対して保留要求信号を発生する、前記DMAコントローラ外に設けられた第1の論理手段と、

前記プロセッサからの保留肯定応答信号に応答してリフレッシュ制御信号を発生する第2の論理手段と、

前記リフレッシュ制御信号に応答してメモリ行アクセスを行わせる制御手段と、

前記リフレッシュ制御信号に応答して1ずつ増分されるカウンタ回路と、

前記リフレッシュ制御信号に応答して、前記カウンタ回路のカウント値をメモリ行アドレスとして出力させる第1のゲート信号を発生し、前記バスにメモリ読取り信号を発生するための第2のゲート信号を発生するシーケンサ回路とを備えていることを特徴とするメモリ・リフレッシュ・システム。

3  審決の理由の要点

審決は、別添審決書写し記載のとおり、本願発明は、本願出願前に国内において頒布された刊行物である特開昭57-60588号公報(甲第3号証、以下「引用例」といい、そこに記載された発明を「引用例発明」という。)に記載された発明に基づいて当業者が容易に発明をすることができたものと認められ、特許法29条2項の規定により特許を受けることができないとした。

第3  原告主張の審決取消事由の要点

審決の理由中、本願発明の要旨の認定、引用例の記載事項の認定、本願発明と引用例発明との相違点イ及びロの認定並びに相違点ロに対する判断は認め、その余は争う。

審決は、引用例発明の技術内容を誤認して本願発明と引用例発明との一致点の認定を誤った結果、本願発明は引用例発明に基づいて当業者が容易に発明をすることができたものと誤って判断するに至ったものであるから、違法として取り消されなければならない。

1  審決は、本願発明と引用例発明との一致点と相違点を認定するに当たり、「後者の『DMAリクエスト信号DMA REQ』、『DMAリクエスト許可信号DMA GRANT』、『CPUチップ』は、それぞれ前者の『保留要求信号』、『保留肯定応答信号』、『プロセッサ』に相当し、更に、CPUチップ、メモリ、制御部A、DMAからなる構成要素と、前記信号DMA REQ、DMA GRANT、リフレッシュモード信号REF MODEの相互接続関係とその作用からみて、(注、後者は、)前者の『DMAコントローラによって発生された保留要求信号に応答してローカルバスの制御権を放棄し、保留肯定応答信号を発生するようなプロセッサを含むデータ処理システムにおけるダイナミックランダムアクセスメモリのためのメモリ・リフレッシュ・システム』の構成を具備している。」(審決書8頁9行~10頁4行)と認定したが、誤りである。

引用例発明のCPUチップは、本願発明の「DMAコントローラによって発生された保留要求信号に応答してローカルバスの制御権を放棄し、保留肯定応答信号を発生するようなプロセッサ」に当たるということはできないし、また、引用例発明の「DMAリクエスト信号(DMA REQ)」、「DMAリクエスト許可信号(DMA GRANT)」が、本願発明の「保留要求信号」、「保留肯定応答信号」に相当するものでもない。

(1)  本願発明は、保留要求/肯定応答初期接続手順シーケンスによってDMAコントローラがローカル・バスの制御権を獲得するようなシステムにおいて、ダイナミックランダムアクセスメモリ(DRAM)をリフレッシュしなければならないという要請から生じたものである。ここでいう保留要求/肯定応答初期接続手順シーケンスとは、米インテル社の80286マイクロプロセッサ等のCPUが有する機能であって、CPU外の装置(例えばDMAコントローラ)がCPUに対して保留要求信号(HRQ)を発生することによってローカルバスの制御権の譲渡をCPUに対し要求することができ、かつCPUがこの要求を許可するときには自身のバス・ドライバをハイ・インピーダンス状態としてバス制御権を放棄するとともに、保留肯定応答出力(HLDA)を活動化するというものである。ローカル・バスの制御権を与えられたCPU外の機器は、バスの制御権を獲得することによって、メモリ・アクセスが自在となり、CPUに対する自己の保留要求信号を非活動化するまでその制御権を持ち続けることができる(本願明細書・甲第2号証の1、5頁6~20行)。

また、DMA(ダイレクト・メモリ・アクセス)とは、CPUの介在なしに、ハードディスクやフロッピーディスク等の周辺機器とメモリとの間でデータの転送を行う仕組みのことであり、このような周辺機器とメモリとの直接的なアクセス動作を制御するためには、一般に専用LSIであるDMAコントローラが用いられている。DMAコントローラの主な機能は、各周辺機器からのDMA転送要求を各々の優先順位に応じて調停すること、調停によりメモリアクセス権を獲得した周辺機器に対しその旨を告げる信号を出力すること、DMA転送時に周辺機器がメモリ・アクセスするためのタイミングを制御すること等である。なお、DMAコントローラのことをDMAマスタと呼び、DMAマスタの制御下におかれてDMAマスタに対しDMA転送要求を発する周辺機器類のことをDMAスレーブと呼ぶこともある。

本願発明は、その要旨に示すとおり、リフレッシュタイマ回路からの周期信号に応答して前記プロセッサに対し保留要求信号を発生する第1の論理手段がDMAコントローラ外に設けられるという構成を取っている。すなわち、本願発明の従来技術であるIBM PC(パーソナル・コンピュータ)では、メモリリフレッシュはDMAコントローラの制御の下で行われており(甲第2号証の1、4頁8~11行)、これはメモリアクセスという観点からみると、メモリリフレッシュユニットがDMAスレーブとして位置付けられていたということを意味するが、本願発明は、メモリリフレッシュユニットが直接CPUに対し保留要求信号を出力し、CPUから保留肯定応答信号を直接受け取るもので(同10頁17行~11頁5行)、メモリアクセスの点でメモリリフレッシュユニットがDMAコントローラと対等に位置付けられたことになる。

これに対し、引用例は、従来技術において、CPUがメモリスタート信号の形態でレーシング回路に対しメモリアクセスの要求をし(DMAモジュールはDMA REQの形態でまずCPUに対し要求をする。)、他方、メモリリフレッシュ回路はリフレッシュリクエスト信号(REF REQ)の形態でレーシング回路に対しメモリアクセスの要求をして、レーシング回路がメモリアクセス(メモリリフレッシュ)要求の競合を捌くものとされていた(甲第3号証2頁右上欄16行~左下欄20行)のが、引用例発明においては、レーシング回路を削除し、メモリリフレッシュ回路を1個のDMA機器とみなせるように構成した制御部Aとして(同2頁右下欄9~10行、3頁左上欄3~5行)、制御部AがCPU21に対し、DMA REQの形態でメモリリフレッシュ要求を出力することにしたものであって(同3頁右上欄6~19行)、これと他のDMA機器からのDMA REQとの競合を捌くのはCPUである。

(2)  そこで、仮に引用例発明のCPUが本願発明のCPUと同様、保留要求/肯定応答初期接続手順シーケンスを有するタイプであり、かつ引用例発明のDMA機器が本願発明と同様のDMAコントローラであるものとすれば、DMA機器が出力したDMA要求(DMA REQ)が許可された後は、CPUはバスの制御権を放棄することになり、代わってその制御権を獲得したDMAコントローラが、CPUの関与を受けず、自身の手によってメモリアクセスのタイミング等の制御を行うことになる。しかしながら、引用例には、DMA機器23がDMA要求を出力し、これが許可されて、メモリアクセスをしている間にも、CPU21はバスの制御権を放棄せず、メモリスタート信号(MEM START)などの制御信号を出し続け、メモリスタート信号によってメモリアクセスのタイミングが図られることが記載されている(甲第3号証2頁右上欄16行~左下欄12行)。このことは、制御部Aについても同様で、制御部AがDMA要求を発して許可され、メモリリフレッシュを行っている間も、CPU21はメモリスタート信号などの制御信号を出し続け、メモリスタート信号によってメモリリフレッシュのタイミングが制御されていることが記載されている(同4頁右上欄9行~左下欄10行)。すなわち、DMA要求が許可された後も、CPU21はバスの制御権を握ったままで、メモリアクセスのタイミングを制御しているのはCPU21なのであり、DMA機器23及び制御部Aともに、メモリアクセスをするためにCPU21の動作を必要としていて、DMAコントローラの役割を完全に果たしていないのである。

したがって、引用例発明のCPUチップが本願発明のCPUと同じタイプのプロセッサであるということはできず、また、引用例発明のDMA機器23及び制御部Aが本願発明のDMAコントローラと同様ということはできない。

(3)  本願発明は、その実施例において、「メモリリフレッシュユニット5はタイマ6からのタイミング信号に応答してHRQ出力を進行させる。プロセッサ1がHRQ信号を受諾すると、プロセッサ1はバス保留状態に入って、HLDA信号をメモリリフレッシュユニット5に送る。メモリリフレッシュユニット5はHLDA信号に応答してメモリコントローラ4にリフレッシュ信号を送ることによりメモリコントローラ4の全てのRAS出力を活動化させると共に、DRAM3に単一の行アドレス信号を送ってそのアドレスに関連する、各バンクのチップの全てのセルをリフレッシュする。メモリリフレッシュ5はそれからHRQ出力を非活動化して、プロセッサ1のシステムバス制御権の獲得を許可する」(甲第2号証の1、11頁9行~12頁3行)とされているように、CPUによって保留肯定応答信号(HLDA)が活動化されてから、メモリリフレッシュユニットによって保留要求信号(HRQ)が非活動化されるまでの間にメモリリフレッシュがなされるものである。したがって、仮に、引用例発明の「DMAリクエスト信号(DMA REQ)」、「DMAリクエスト許可信号(DMA GRANT)」が、それぞれ本願発明の「保留要求信号」、「保留肯定応答信号」に相当するものであるとすれば、引用例発明においては、CPU21によってDMA GRANTが活動化されてから、制御部AによってDMA REQが非活動化されるまでの間にメモリアクセス(メモリリフレッシュ)がなされることになる。しかしながら、引用例の図面第4図によれば、引用例発明では、DMA GRANTの終了とともにREF MODE信号が活動化してメモリリフレッシュが開始されるが、リフレッシュ動作が終了するよりもかなり早いタイミングでDMA REQが非活動化しているから、引用例発明においては、DMA GRANTが活動化してから、DMA REQが非活動化するまでの間にメモリリフレッシュを行っているものではない。

(4)  以上のとおり、引用例発明のCPUチップが本願発明と同様の「DMAコントローラによって発生された保留要求信号に応答してローカルバスの制御権を放棄し、保留肯定応答信号を発生するようなプロセッサ」であるとはいい難いし、また、引用例発明の「DMAリクエスト信号(DMA REQ)」、「DMAリクエスト許可信号(DMA GRANT)」が、本願発明の「保留要求信号」、「保留肯定応答信号」に相当するものであるということもできない。

2  本願発明の従来技術であるIBMパーソナル・コンピュータでは、前記のとおり、メモリリフレッシュはDMAコントローラの制御の下で行われていたが、DMAコントローラのサイクルはこれに接続された比較的低速のDMAスレーブ(例えば、機械的操作部分を含むディスク装置)との互換性を維持するため、CPUのサイクルに比べて遅いという一般的性格があり、従来技術のようにメモリリフレッシュサイクルの中にDMAコントローラによる処理を含んだ場合、CPUサイクルより長いDMAサイクルの影響を受けるため、メモリリフレッシュのためのオーバーヘッド(全処理時間のうちメモリリフレッシュのための処理時間の占める割合)が著しく増大する結果となっていた。本願発明はこのような技術課題に着目して、メモリリフレッシュユニットが直接CPUに対し保留要求信号を発するとともに、CPUから直接保留肯定応答信号を受け取る構成としたものであり、メモリリフレッシュを開始するまでの間にDMAコントローラ内での処理を経る必要がないため、CPUサイクルに比べて遅いDMAサイクルの影響を受けなくとも済むものである。

これに対し、前示のとおり、引用例発明のDMA機器23や制御部Aが完全なDMAコントローラではなく、CPU自身がDMA制御に関与してメモリアクセス(メモリリフレッシュ)を行っているのであり、このことに鑑みれば、引用例発明においては、DMAコントローラという独立したLSIチップは存在しておらず、CPUチップ内にDMAコントローラと等価な機能が含まれているものと考えざるをえない。そのようなDMA機能を内蔵したプロセッサとしては、日立製作所製マイクロ・コンピュータのHMCS-81や米RCA社製マイクロ・コンピュータのCOSMACなどがあって、引用例の出願当時、既に周知であった。そして、そうであれば、引用例発明においては、メモリリフレッシュサイクルに依然としてDMAコントローラによる処理を含んでいることになり、DMAサイクルによる影響を受けることになる。なお、当業界においては、一般に、「DMA REQ」との用語は周辺機器(DMAスレーブ)からDMAコントローラに対するDMA転送要求信号の意味として、また「DMA GRANT」との用語は、DMAコントローラから周辺機器に対するメモリアクセス権獲得を告げる信号の意味として用いられているのである。

引用例発明は、その従来例においてCPUやメモリリフレッシュ回路からのメモリアクセス要求を捌いていたレーシング回路を削除し、「そこで発生する遅れを解消することにより、メモリサイクルの高速化を実現」(甲第3号証2頁右下欄11~12行)しようとするものである。

したがって、仮に引用例発明のDMA機器23がDMAコントローラに該当する機器であったとしても、引用例発明ではCPUが深く関与することによってメモリリフレッシュを行っていることに変わりはなく、そのシステム構成は本願発明と根本的に異なっている。このように構成の全く相違する引用例が本願発明を示唆するものとは到底認めがたい。

3  以上のとおり、審決の引用例発明の認定は誤っており、これを前提とした一致点の認定も誤りである。

第4  被告の反論の要旨

審決の認定・判断は正当であり、原告主張の取消事由は理由がない。

1  本願発明のように、CPU(プロセッサ)に保留要求信号が入力されると、これに応答してCPUはローカルバスの制御権を放棄し、保留肯定応答信号を発生することは、昭和53年12月15日発行の吉本久泰著「エンジニアのための絵ときマイクロコンピュータ」(乙第2号証、以下「周知文献」という。)に記載されている(同56頁13行~58頁6行)ように、本願出願前に周知慣用の技術であり、本願発明の新規な特徴というわけではない。

そして、このような周知慣用の技術を考慮して引用例を検討すると、引用例においても、CPU21にDMA機器23や制御部AからDMA REQが入力されると、CPU21は現在処理中の仕事を中断し(ローカルバスの制御権を放棄し)、CPUの介入なしにDMA機器23や制御部Aがすべての制御を行う(ローカルバスの制御権を獲得する)構成が開示されているということができる。すなわち、引用例の図面第2図を参照すると、CPU21に双方向性バス29が接続し、双方向性バスの一方はアドレスラッチ26及びアドレスドライバ27を介してメモリアドレスバス30に接続され、アドレスバス30は分岐してメモリ22に接続され、また、アドレスバス30には制御部AとDMA機器23からのバス線が接続されており、他方、双方向性バスの他方はデータトランシーバ/レシーバ28を介してメモリデータバス31とDMA23にそれぞれ双方向性バスで接続されている。そして、制御部Aは1個のDMA機器とみなせるように構成されているものであるから、メモリリフレッシュの制御においては、メモリに対するアドレス指定を、CPU21からでなく、直接制御部Aからのバス線(アドレスバス30及びアドレスバス30からメモリ22への分岐線)を経路として行うことが開示されており、このようなメモリに対する制御部Aからの直接のアドレス指定はCPU21のローカルバスの制御権を放棄させて行うものであることは明らかであって、当業者であれば十分認識できることである。

原告は、引用例発明のCPU21は、DMAコントローラによって発生された保留要求信号に応答してローカルバスの制御権を放棄するものではないと主張する。しかし、引用例発明においてMEM22とDMA23にメモリスタート信号を供給しているのは、バス線ではなく単なる信号線(制御線)である。周知文献(乙第2号証)の「CPU」の項において、「バス」の項目の説明(同号証49頁19行~54頁末行)に続いて、項目を変えて「コントロール信号」の説明(同号証55頁1行~62頁3行)がなされており、そこに、コントロール信号の例示として、引用例発明のDMA REQに相当するHOLD信号が挙げられていることからも、バス線以外のCPUに対する入出力線は信号線としての意味を持つものであることが理解される。したがって、CPUから信号線にメモリスタート信号が出力されていることをもって、引用例のCPUがローカルバスの制御権を放棄していないとするのは誤りである。

また、原告は、本願発明では、CPUによって保留肯定応答信号(HLDA)が活動化されてから、メモリリフレッシュユニットによって保留要求信号(HRQ)が非活動化されるまでの間にメモリリフレッシュがなされるが、引用例発明のDMA REQ信号は早い時期に非活動化されているから、本願発明の構成と異なると主張するが、メモリリフレッシュ期間中HRQ信号を活動化することは、本願の特許請求の範囲に記載された要件ではないから、引用例発明の構成が本願発明の構成とこの点で相違するとの主張は不当である。

本願発明の特許請求の範囲には、「DMAコントローラによって発生された保留要求信号に応答してローカルバスの制御権を放棄し、保留肯定応答信号を発生するようなプロセッサを含むデータ処理システムとの周知慣用技術が記載されているだけで、それ以上の要件の記載はないところ、結局、引用例発明においてもそのような構成が記載されているのであるから、この点についての審決の判断に誤りはない。

本願発明は、周知のDMAコントローラによるDRAMの制御を行うものにおいて、メモリリフレッシュ制御もプロセッサによらずに実行するという構成としたものであるから、基本的には引用例発明と異なるところはない

2  原告は、引用例発明においては、DMAコントローラという独立したLSIチップは存在しておらず、CPUチップ内にDMAコントローラと等価な機能が含まれていると主張する。しかし、引用例には、CPU21がどのような構造のものであるかについては何ら記載されておらず、DMA機器23と、リフレッシュ回路を1個のDMA機器とみなせるように構成した制御部Aとは、いずれもCPU21の外部に配置されているのであるから、原告の上記主張は根拠がない。

引用例発明は「リフレッシュ制御回路を1つのDMA機器とみなすことによりメモリサイクルの高速化を実現した」ものであるから(甲第3号証4頁右下欄18~20行)、リフレッシュのオーバーヘッドを減じたメモリリフレッシユシステムを提供するという本願発明の課題は引用例においても実現されているものである。

第5  証拠

本件記録中の書証目録の記載を引用する。書証の成立については、いずれも当事者間に争いがない。

第6  当裁判所の判断

本件の争点は、引用例発明の「DMAリクエスト信号(DMA REQ)」、「DMAリクエスト許可信号(DMAG RANT)」が、それぞれ本願発明の「保留要求信号」、「保留肯定応答信号」に相当するかどうか、したがって、引用例発明が本願発明の「DMAコントローラによって発生された保留要求信号に応答してローカルバスの制御権を放棄し、保留肯定応答信号を発生するようなプロセッサを含むデータ処理システムにおけるダイナミックランダムアクセスメモリのためのメモリ・リフレッシュ・システム。」の構成を具備しているかどうかである。

1  そこで、本願発明の「DMAコントローラによって発生された保留要求信号に応答してローカルバスの制御権を放棄し、保留肯定応答信号を発生するようなプロセッサ」と保留要求信号及び保留肯定応答信号との関係について検討する。

本願明細書(甲第2号証の1)には、上記の点に関して、「本発明は、・・・保留要求/肯定応答初期接続手順シーケンスによつてDMAがプロセツサの制御権を獲得するようなシステムにおいて、DRAMをリフレツシユしなければならないという要請から生ずるものである。インテル社の80286マイクロプロセツサはバス保留要求入力および保留肯定応答出力を有する。保留要求入力によつて、他の装置がローカルバスの制御権を要求することができる。マイクロプロセツサがこれを許可するときは、マイクロプロセツサは自身のバスドライバを高インピーダンス(3状態オフ)にした後、保留肯定応答出力を活動化する。要求装置が保留要求信号を非活動化するまでは、ローカルバスの制御権はその装置に与えられている。」(同号証明細書5頁6~末行)、「第1図は本発明を利用したマイクロコンピユータのメモリアドレス指定システムを回路的に示すプロツク図である。プロセツサ1はアドレス出力A0ないしA23、HLDA(保留肯定応答)出力、CLK(クロツク)入力、およびHRQ(保留要求)入力を含む。マイクロプロセツサ1はインテル社の80286でもよい。・・・HRQ入力およびHLDA出力で80286のローカルバスの所有権を制御する。HRQ入力により、他の装置はこのローカルバスの制御権を要求することができる。80286がこれを許可すると、80286は自身のバスドライバをオフ状態(高インピーダンス状態)にしてHLDA出力を活動化する。こうしてバスの保留が肯定応答された状態に入る。HRQ入力が非活動化されるまでは、ローカルバスは要求装置に許可されたままである。HRQ入力が非活動化されると、80286はHLDA出力を非活動化してローカルバスの制御権を再び獲得する。」(同号証7頁17行~8頁17行)、「メモリリフレツシユユニツト5はアドレス出力A0ないしA7、リフレツシユ出力、およびHRQ出力を含む。アドレス出力A0ないしA7は、DRAM3へ直接に供給され、リフレツシユ出力はメモリコントローラ4へ接続され、HRQ出力はプロセツサ1へ接続される。メモリリフレツシユユニツト5はプロセツサ1からHLDA信号を受け取り、タイマ6からタイミング信号を受け取る。」(同号証10頁17行~11頁5行)、「メモリリフレツシユユニツト5はタイマ6からのタイミング信号に応答してHRQ出力を進行させる。プロセツサ1がHRQ信号を受諾すると、プロセツサ1はバス保留状態に入つて、HLDA信号をメモリリフレツシユユニツト5に送る。メモリリフレツシユユニツト5はHLDA信号に応答してメモリコントローラ4にリフレツシユ信号を送ることによりメモリコントローラ4の全てのRAS出力を活動化させると共に、DRAM3に単一の行アドレス信号を送つてそのアドレスに関連する、各バンクのチツプの全てのセルをリフレツシユする。メモリリフレツシユ5はそれからHRQ出力を非活動化して、プロセツサ1のシステムバス制御権の獲得を許可する。」(同号証11頁9行~12頁3行)と記載されている。

これらの記載を総合すると、本願明細書には、本願発明におけるプロセッサは、他の装置(DMAコントローラ又はメモリリフレッシュユニット)がプロセッサに対し保留要求信号(HRQ)を出力することによって、ローカルバスの制御権を要求することができ、プロセッサが他の装置のローカルバス制御権要求を許可するときは、プロセッサ自身のバスドライバをオフ状態(高インピーダンス状態)にしてローカルバスの制御権を放棄し、保留肯定応答信号(HLDA)を出力すること、ローカルバス制御権要求装置(DMAコントローラ又はメモリリフレッシュユニット)は、プロセッサに代わってローカルバス制御権を獲得するが、ローカルバスを使用した一連の処理(例えば、メモリリフレッシュユニットによるリフレッシュ処理)が終了するまで保留要求出力の活動状態を維持しており、それが活動状態にある間は、ローカルバス制御権が要求装置に許可されたままであること、要求装置の保留要求出力が非活動化されると、プロセッサは保留肯定応答出力を非活動化し、ローカルバス制御権を回復することが記載されていると認められる。

そして、このように、CPU外の装置(DMAコントローラ)がローカルバス制御権の委譲を要求するためにCPUに対し出力する保留要求信号(HRQ、一般には、「HOLD」ともいわれる。)が出力され続ける間、ローカルバス制御権が当該装置に委譲されており、ローカルバスを使用した一連の処理が終了するまで保留要求出力の活動状態を維持しているとすることは、昭和57年3月31日発行の御牧義著「16ビットマイクロプロセッサ8086ファミリー」(甲第12号証)にも記載されている(同36頁3~13行)ように、本願出願当時通常の技術手段であって、周知の構成であったことが認められる。被告が挙げる周知文献(乙第2号証)の「HLDAは、HOLD要求がCPUに出されると現在処理中の仕事を一時中断しなければならないため、HOLDが解除されたときに、中断していた処理を正しく続行できる状態になって初めて返答される」(同号証58頁2~5行)との記述も、その周知性を前提とするものと認められる。

そうすると、本願発明における「DMAコントローラによって発生された保留要求信号に応答してローカルバスの制御権を放棄し、保留肯定応答信号を発生するようなプロセッサ」との構成は、この周知の構成を示すものであることは、一義的に明らかであるというべきであり、メモリリフレッシュ期間中HRQ信号を活動化することは、本願発明の要旨に規定されたものではないとの被告の主張は採用できない。

2  他方、引用例(甲第3号証)には、従来例の「一般的なメモリ制御装置」(同2頁左上欄15~16行)において、「揮発性メモリ2のリフレッシュを行う場合、CPUチップ1から出力されるメモリスタート信号(MEM START)とリフレッシュ要求(REF REQ)との競合を捌くレーシング回路4が必要となり、このレーシング回路4の分だけ、メモリ2へのサイクルスタート(SS)信号が遅れるという、即ちCPU1への1メモリアクセス時間が遅れるという欠点があった。」(同2頁左下欄13~20行)こと、「本発明は上記欠点に鑑みてなされたものであり、リフレッシュ制御回路5を1つのDMA機器とみなすことによりレーシング回路4を削除し、そこで発生する遅れを解消することにより、メモリサイクルの高速化を実現し」(同2頁右下欄8~12行)ようとするものであることが記載され、引用例発明に関し、「リフレッシュ回路を1個のDMA機器とみなせる様に構成された制御部A」(同3頁左上欄4~5行)が示されたうえで、CPU(プロセッサ)と「DMAリクエスト信号DMA REQ」及び「DMAリクエスト許可信号DMA GRANT」との関係について、「制御部A24はリフレッシュカウンタ41、3個のDタイプフリップフロップ42、43、44、・・・で構成される。」(同3頁右上欄7~12行)、「リフレッシュクロック信号(REF CLK)の立上りでフリップフロップ42がセットし、CPUチップ21に対し、インバータ45を介してDMAサービス要求(DMA REQ)が出される。CPU21はこの信号を受付けるとDMAサービス許可信号(DMA GRANT)を送出する。この信号の前縁でフリップフロップ43がセットし、後縁でフリップフロップ44がセットする。そしてこのフリップラロップ44のQ出力はリフレッシュモード信号(REF MODE)として、メモリ22に対して出力される。その後、CPUチップ21からメモリスタート信号(MEM START)が出力され、これに従い、メモリ22に順じたアクセス終了信号(MEM END)がメモリ22からCPUチップ1に対して出力される。このアクセス終了信号(MEM END)によりメモリスタート信号(MEM START)を立上げ、それによってリフレッシュモード(REF MODE)も立上り(OFF)動作を終了する。」(同4頁右上欄12行~左下欄10行)と記載されており、また、「第4図は制御部A24の動作を示すタイミングチャートである。上から順にリフレッシュクロック信号(REF CLK)、制御部A24から発せられるDMAリクエスト信号(DMA REQ)、CPUチップ21から発せられるDMAサービス許可信号(DMA GRANT)、制御部24からメモリ22に対して発せられるリフレッシュモード信号(REF MODE)、CPUチップ21からメモリ22に対して発せられるメモリスタート信号(MEM START)、メモリ22からCPUチップ21に対して発せられるメモリ終了信号(MEM END)の動作タイミングを示す。」(同3頁右下欄5~16行)と記載されていて、図面第4図には、DMA REQ信号及びDMA GRANT信号が活動化した後、REF MODE信号が活動化するが、DMA REQ信号はREF MODE信号が活動状態にあるうちの初期の段階で非活動化し、DMA GRANT信号はREF MODE信号が活動化する前に非活動化してしまうこと、並びにMEM START信号は、REF MODE信号が活動状態となり、DMA REQ信号が非活動化した直後に活動化し、MEM END信号が活動化すると直ちに非活動化するが、それと時期を接してMEM END信号及びREF MODE信号も非活動化することが示されている。

これらの各記載並びに図面第4図の図示を総合し、さらに図面第2、第3図を参酌すると、引用例には、引用例発明のメモリリフレッシュの際の各信号の入出力につき、リフレッシュクロック信号(REF CLK)の入力を受けた制御部A(フリップフロップ42)からCPU21に対しDMAリクエスト信号(DMA REQ)の出力が開始され、これを受けたCPU21が制御部A(フリップフロップ44)に対しDMAリクエスト許可信号(DMA GRANT)を出力すると、制御部A(フリップフロップ44)からメモリ22に対するリフレッシュモード信号(REF MODE)の出力が開始され、また、制御部A内部でのフリップフロップ44からフリップフロップ42への信号出力を経て、制御部A(フリップフロップ42)はDMAリクエスト信号(DMA REQ)の出力を終了すること、次いでCPU21はメモリ22及び制御部A(フリップフロップ44)に対しメモリスタート信号(MEM START)の出力を開始し、メモリ22からCPU21に対しアクセス終了信号(MEM END)の出力がなされると、CPU21はメモリスタート信号(MEM START)の出力を終了し、制御部A(フリップフロップ44)もリフレッシュモード信号(REF MODE)の出力を終了することが記載されているものと認めることができる。

そうすると、引用例発明のメモウスタート信号(MEM START)は、制御部Aからメモリ22に対するリフレッシュモード信号(REF MODE)の出力が開始された後に、CPU21からメモリ22に対してその出力が開始され、メモリ22からCPU21に対するアクセス終了信号(MEM END)の出力がなされるまで、出力し続けるものであり、その出力の終了とともにリフレッシュモード信号(REF MODE)の出力も終了するというものであるから、メモリスタート信号(MEM START)は、メモリリフレッシュ処理におけるメモリアクセスの開始と終了を規定し、そのタイミングを制御する信号であるものと認められ、本願発明でいえば、前示本願発明の要旨にいう「メモリ読取り信号」に相当するものであって、「メモリの読取りサイクルを制御し、バスコントローラからの通常のメモリ読取り信号の代わりとなる」(甲第2号証の1明細書18頁7~9行)ものであると解される。

そうであれば、引用例発明においては、メモリリフレッシュについてDMAによる処理がなされているにもかかわらず、CPUからメモリリフレッシュのためのメモリアクセスのタイミングを制御する信号が出力されていることになるから、CPUがローカルバスの制御を放棄してはいないものと認められる。

また、前示のメモリリフレッシュの際の各信号の入出力の状態に照すと、引用例発明におけるDMAリクエスト信号(DMA REQ)は、リフレッシュクロック信号(REF CLK)に応答して制御部AからCPUに対し出力されるものであり、かつこれに応じてCPUがDMAリクエスト許可信号(DMA GRANT)を制御部Aに返すと、制御部Aがメモリに対するリフレッシュモード信号(REF MODE)の出力を開始するものであるから、その限度では、DMAリクエスト信号(DMA REQ)は、リフレッシュ処理の開始に関わっているということができる。

しかしながら、引用例発明のDMAリクエスト信号(DMA REQ)は、リフレッシュモード信号(REF MODE)の出力開始後早々に、かつ未だメモリスタート信号(MEM START)の出力が開始される前に、出力を終了してしまう(非活動化する)のであるから、引用例発明において、DMAリクエスト信号(DMA REQ)自体が、本願発明の保留要求信号(HRQ)のように、ローカルバス制御権の獲得、放棄のタイミングを直接制御しているものではないことは明らかである。以上に述べたことは、DMAリクエスト信号(DMA REQ)に応答して出力されるが、リフレッシュモード信号(REF MODE)が活動化する前に非活動化してしまうDMAリクエスト許可信号(DMA GRANT)についても、同様であるということができる。

また、このように、引用例発明のDMAリクエスト信号(DMA REQ)及びDMAリクエスト許可信号(DMA GRANT)が、ローカルバス制御権の獲得、放棄のタイミングを直接制御しているものではないとすると、引用例には、他にそのような作用を行うものと認められる信号が記載されていないから、そのような信号は存在しないものと解せざるを得ず、そうであれば、そのことは、CPUがローカルバスの制御権を放棄していないことを裏付けるものということができる。

3  被告は、引用例の図面第2図のバス構成から、引用例には、メモリリフレッシュ制御において、直接制御部Aからバス線を経路としてメモリに対するアドレス指定を行うことが開示されており、「CPU(プロセッサ)に保留要求信号が入力されると、これに応答してCPUはローカルバスの制御権を放棄し、保留肯定応答信号を発生すること」が周知慣用の技術であることを考慮すると、このような制御部Aからメモリに対する直接のアドレス指定はCPUのローカルバスの制御権を放棄させて行うものであることは明らかであって、当業者であれば十分認識できると主張し、さらに、引用例発明においてCPUからメモリスタート信号を供給しているのは、バス線ではなく単なる信号線(制御線)であって、CPUからメモリスタート信号が出力されていることをもって引用例発明のCPUがローカルバスの制御権を放棄していないとするのは誤りであるとも主張する。

しかしながら、前示の技術が周知慣用であること自体はそのとおりであるとしても、引用例には、その周知技術の「CPUがローカルバスの制御権を放棄する」ことが採用されたことを明示する構成が一切示されていないだけでなく、却って、如上のように、ローカルバスの制御をCPUが行っていると考えなければ合理的な説明がし難い記載が存在するのであるから、前示周知技術の存在をもって、被告の主張が是認できるとはいえない。

4  以上のとおり、本願発明のプロセッサは、その要旨に示されるとおりの「DMAコントローラによって発生された保留要求信号に応答してローカルバスの制御権を放棄し、保留肯定応答信号を発生するようなプロセッサ」であるのに対し、引用例発明のCPUは、DMAによるメモリアクセスに際しても、ローカルバスの制御権を放棄していないのであるから、引用例発明が「DMAコントローラによって発生された保留要求信号に応答してローカルバスの制御権を放棄し、保留肯定応答信号を発生するようなプロセッサを含むデータ処理システムにおけるダイナミックランダムアクセスメモリのためのメモリ・リフレッシュ・システム」の構成を具備しているということはできない。また、引用例発明のDMAリクエスト信号(DMA REQ)、DMAリクエスト許可信号(DMA GRANT)は、それぞれ本願発明の保留要求信号(HRQ)、保留肯定応答信号(HLDA)に相当するものではないものと認められる。

したがって、引用例発明が上記の構成を具備し、また、上記のような信号の相当があるとしてなされた審決の一致点の認定は誤りであるといわなければならず、この一致点の認定の誤りが審決の結論に影響することは明らかであるから、審決は違法として取消を免れない。

5  よって、原告の請求は理由があるから認容することとし、訴訟費用の負担につき行政事件訴訟法7条、民事訴訟法89条を適用して、主文のとおり判決する。

(裁判長裁判官 牧野利秋 裁判官 石原直樹 裁判官 清水節)

平成 4年審 判第12253号

審決

アメリカ合衆国10504、ニューヨーク州アーモンク(番地なし)

請求人 インターナショナル・ビジネス・マシーンズ・コーポレーション

東京都港区六本木3丁目2番12号 日本アイ・ビー・エム株式会社内

代理人弁理士 頓宮孝一

昭和59年特許願第250670号「メモリ・リフレッシュ・システム」拒絶査定に対する審判事件(昭和60年9月18日出願公開、特開昭60-182598)について、次のとおり審決する。

結論

本件審判の請求は、成り立たない。

理由

1. 本願発明の要旨の認定

本願は、昭和59年11月29日(優先権主張1984年2月27日、米国)の出願であって、その発明め要旨は、補正された明細書及び図面の記載からみて、その特許請求の範囲に記載された次のとおりのものと認める。

「メモリの読み出しサイクルを制御するためバスにメモリ読う取り信号を発生するバス制御装置を有する型のデータ処理システムであって、DMAコントローラによって発生された保留要求信号に応答しでローカルバスの制御権を放棄し、保留肯定応答信号を発生するようなプロセッサを含むデータ処理システムにおけるダイナッミクランダムアクセスメモリのためのメモリ・リフレッシュ・システムにおいて、

リフレッシュタイマ回路からの周期信号に応答して前記プロセッサに対して保留要求信号を発生する、前記DMAコントローラ外に設けられた第1の論理手段と、

前記プロセッサからの保留肯定応答信号に応答してリフレッシュ制御信号を発生する第2の論理手段と、

前記リフレッシュ制御信号に応答してメモリ行アクセスを行わせる制御手段と、

前記リフレッシュ制御信号に応答して1ずつ増分されるカウンタ回路と、

前記リフレッシュ制御信号に応答して、前記カウンタ回路のカウント値をメモリ行アドレスとして出力させる第1のゲート信号を発生し、前記バスにメモリ読み取り信号を発生するための第2のゲート信号を発生するシーケンサ回路とを備えていることを特徴とするメモリ・リフレッシュ・システム。」

2. 引用例の認定

これに対して、原査定の拒絶の理由において引用された特開昭57-60588号公報(以下引用例という)には、次のようなメモリ・リフレッシュ制御装置の発明が記載されている。

(1)第1図は、引用例における従来技術であって、CPUチップ1、揮発性メモリ2、DMAモジュール3、レーシング回路4、リフレッシュ制御回路5、アドレスラッチ6、アドレスドライバ7、データトランシーバ/レシーバ8、メモリアドレスバス10、メモリデータバス11からなる回路図が示されており、メモリアドレスバス10にはメモリ2が接続され、メモリデータバス11と、メモリ2及びDMAモジュール3とは双方向で接続されている。

そして、CPU1は、DMAモジュール3からDMA要求信号DMAREQを受け取るとDMA要求許可信号DMA GRANTを出力すること、レーシング回路4は、リフレッシュ制御回路5からのリフレッシュリクエスト信号(REF REQ)とCPUチップ1からのメモリスタート信号(MEM START)との競合を捌くものであること、が記載されている。

(2)第2図は第1図の改良例であり、第1図のレーシング回路4を除去して、メモリアクセス時間の遅れを生じないような構成とすることにより、メモリサイクルの高速化を図ることを目的として、リフレッシュ回路を1個のDMA回路とみなせるように構成された制御部Aと、外部からのクリア信号(CLEAR)と制御部Aから得られるリフレッシュクロック(REF CLK)とが入力され、リフレッシュと同期化されたクリア信号を生成する制御部Bを設けた回路構成としている。

また、CPUチップからの双方向バスの一方の経路はアドレスラッチ、アドレスドライバを介してメモリアドレスバスに接続され、該メモリアドレスバスからのデータはメモリ22に入力され、DMA23と制御部Aからのデータは該メモリアドレスバスに送出されること、前記双方向バスの他方の経路はデータトランシーバ/レシーバを介してメモリデータバスに接続され、メモリデータバスと、メモリ及びDMAとは双方向で接続されていること、が記載されている。

(3)第2図の制御部Aの詳細に関して、第3図を参照すると次の事項が記載されている。

a. リフレッシュカウンタ41から、リフレッシュ間隔を決定するためのリフレッシュクロックREF CLKを形成してこれをフリップフロップ(F・F)42のCK端子に入力し、F・F42のQ端子からはインバータ45を介してDMAリクエスト信号DMA REQがCPUチップへ出力される。

b. F・F42のQ端子の出力は同時にF・F43のD端子に入力され、そのQ端子からの出力は、CPUチップからインバータ46、47、48を介して入力されるDMAリクエスト許可信号DMA GRANTと共にアンドゲート53に入力される。

アンドゲート53の出力はF・F44のD端子に入力され、そのQ端子からはリフレッシュモード信号REF MODEがメモリに入力される。

なお、F・F43のCK端子には上記DMA GRANT信号がインバータ46を介して入力されており、また、DMA GRANT信号をインバータ46、51を介してアンドゲート54に入力し、アンドゲート54にはCPUチップから発生しているメモリスタート信号(MEM START)も入力され、そのゲートの出力は、F・F44のCK端子に入力されている。

3. 本願発明(前者)と引用例に記載の発明(後者)との一致点と相違点

(1)前者においては、「発明が解決しようとする問題点」として、明細書6頁に「本発明の目的はリフレッシュのオーバーヘッド(全処理時間に対するリフレッシュに用いられる時間の比率)を減じたメモリリフレッシュシステムを提供することにある。」と記載されているが、この点については上記2(2)に指摘したところから、後者においても共通している。

(2)後者においては、上記2(2)に記載のように、CPUチップ、メモリアドレスバスとメモリ、DMA、制御部Aとの相互接続関係、及び、CPUチップ、メモリデータバスとメモリ、DMAとの接続関係からみて、前者と同様の「メモリの読み出しサイクルを制御するためバスにメモリ読み取り信号を発生するバス制御装置を有する型のデータ処理システム」を対象としている。

(2)後者の「DMAリクエスト信号DMA REQ」、「DMAリクエスト許可信号DMA GRANT」、「CPUチップ」は、それぞれ前者の「保留要求信号」、「保留肯定応答信号」、「プロセッサ」に相当し、更に、CPUチップ、メモリ、制御部A、DMAからなる構成要素と、前記信号DMA REQ、DMA GRANT、リフレッシュモード信号REF MODEの相互接続関係とその作用からみて、前者の「DMAコントローラによって発生された保留要求信号に応答してローカルバスの制御権を放棄し、保留肯定応答信号を発生するようなプロセッサを含むデータ処理システムにおけるダイナッミクランダムアクセスメモリのためのメモリ・リフレッシュ・システム」の構成を具備している。

(3)上記2(3)aの記載からみて、後者の「リフレッシュカウンタ41」はリフレッシュクロックを形成するものであるから、前者の「リフレッシュタイマ回路」に相当し、論理手段である、F・F42、インバータ45を介してDMA REQをCPUチップに出力しているから、後者は前者の「リフレッシュタイマ回路からの周期信号に応答して前記プロセッサに対して保留要求信号を発生する、第1の論理手段」の構成を具備している。

(4)上記2(3)bの記載からみて、後者は、CPUチップからのDMAリクエスト許可信号DMA GRANTを、論理手段である、インバータ46、47、48、51、アンドゲート53、54、F・F43、44に入力して、該論理手段からリフレッシュモード信号REF MODEをメモリに送出するものであるから、前者の「プロセッサからの保留肯定応答信号に応答してリフレッシュ制御信号を発生する第2の論理手段」の構成を具備している。

(5)上記2(2)、(3)の記載からみて、後者は「リフレッシュ制御信号に応答してメモリアクセスを行わせる制御手段」の構成を具備している。

(6)してみると、両者は、

「メモリの読み出しサイクルを制御するためバスにメモリ読み取り信号を発生するバス制御装置を有する型のデータ処理システムであって、DMAコントローラによって発生された保留要求信号に応答してローカルバスの制御権を放棄し、保留肯定応答信号を発生するようなプロセッサを含むデータ処理システムにおけるダイナミックランダムアクセスメモリのためのメモリ・リフレッシユ・システムにおいて、

リフレッシュタイマ回路からの周期信号に応答してプロセッサに対して保留要求信号を発生する、第1の論理手段と、

プロセッサからの保留肯定応答信号に応答してリフレッシュ制御信号を発生する第2の論理手段と、

リフレッシュ制御信号に応答してメモリアクセスを行わせる制御手段と、

を具備しているメモリ・リフレッシュ・システム。」

である点において一致し、次の点で相違している。

イ. 前者においては、上記「第1の論理手段」を「DMAコントローラ外」に設けているのに対して、後者においては第2図の構成では「1つのDMA機器とみなせる制御装置」に設けている点、すなわち、「DMAコントローラ内」に設けている点。

ロ. 前者においては、「リフレッシュ制御信号に応答してメモリアクセスを行わせる制御手段」は「メモリ行アクセス」を行うものであるのに対して、後者にはこの点について明示されておらず、かつ、前者は、「リフレッシュ制御信号に応答して1ずつ増分されるカウンタ回路と、リフレッシュ制御信号に応答して、前記カウンタ回路のカウント値をメモリ行アドレスとして出力させる第1のゲート信号を発生し、バスにメモリ読み取り信号を発生するための第2のゲート信号を発生するシーケンサ回路とを備えている」のに対して、後者にはこのような構成が記載されていない点、で相違している。

4. 相違点についての判断

(1)後者においては、上記2(2)で指摘したように、その従来例として第1図には、DMAモジュールによりメモリ制御を行う際に、DMAモジュールの外に設けた制御回路により、リフレッシュ制御を行うことが記載されており、リフレッシュ制御のための「論理手段」をDMAコントローラと一体に構成するか、DMAコントローラとは別体に構成するかは、通常のメモリアクセス部とリフレッシュ制御部との機能を、いずれもDMAコントローラに保有させて製造工程や組立コストの面での効率化を図るか、または、DMAコントローラ自体は構成を簡素化させつつ、別個にリフレッシュ制御機構を設けてその制御機能の特化を図るか、等のメモリシステム全体としての種々の技術的得失を考慮して当業者が必要に応じて適宜に定める設計的事項に過ぎず、相違点イは格別なものとはいえない。

(2)前者と同様に、プロセッサによりDRAMのリフレッシュ制御を行うものにおいて、「リフレッシュ制御信号に応答してメモリアクセスを行わせる制御手段」が、「メモリ行アクセス」を行う構成とすることや、「リフレッシュ制御信号に応答して1ずつ増分されるカウンタ回路と、リフレッシュ制御信号に応答して、前記カウンタ回路のカウント値をメモリ行アドレスとして出力させる第1のゲート信号を発生し、バスにメモリ読み取り信号を発生するための第2のゲート信号を発生するシーケンサ回路とを備える」構成とすることは、平成2年7月31日付の拒絶理由として引用された特開昭58-215789号公報に記載されているように当該技術分野においては慣用の技術と認められ、後者においてかかる構成を採用するようなことは、単なる慣用技術の付加に過ぎないから、相違点品も格別なものとはいえない。

なお、本願発明により得られる効果も当業者において予測可能な範囲にとどまるものであり、格別なところはみられない。

5. 結論

したがって、本願発明は、引用例に記載された発明に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第29条第2項の規定によって特許を受けることができない。

よって、結論のとおり審決する。

平成7年2月20日

審判長 特許庁審判官 (略)

特許庁審判官 (略)

特許庁審判官 (略)

請求人 のため出訴期間として90日を附加する。

自由と民主主義を守るため、ウクライナ軍に支援を!
©大判例